Xilinx ABEL JK flip-flop
2009-11-18T14:29:50+01:00
2009-11-18T14:57:40+01:00
2022-07-19T05:12:15+02:00
  • RS flip-floppal ugyanazt a hibaüzenetet adja.

    Azt szeretném kérdezni, hogy hogyan kell olyan tárolót csinálni, amit az egyik bemenetére adott impulzussal beállítok, a másikkal törlök, aszinkron módon. Ha az X.AP, X.AR vezérlést használom, akkor is hiányolja az órajelet.

    Ezt szeretném elkerülni:

    TXRS.D = !TXRS.Q ; // reg_d, T-tárolóként TXRS.CLK = !TXRS.Q & DMAS2 // DMAS2 beállítja, ha 0 volt # TXRS.Q & TXCY3 ; // TXCY3 törli, ha 1 volt

    Előre is köszönöm!
    Mutasd a teljes hozzászólást!
  • a JK flip-flop-nak kell CLK!


    Ha a regiszternek nem adok meg órajel forrást,


    Ha nincs clk nem tarat csinalsz hanem kaput.
    Mutasd a teljes hozzászólást!
  • Sziasztok!

    Aszinkron flip-flopot szeretnék csinálni ABEL-ben:

    MODULE Test A, B, C, D pin; X node istype 'reg_jk'; EQUATIONS X.J = A; X.K = B; //X.CLK = C; X.AR = D; END

    Ha a regiszternek nem adok meg órajel forrást, akkor

    "Logical Error 18830: No clock associated with registered signal 'X.'"

    hibaüzenetetet ad. Mindenféle típusú regiszterrel próbálkoztam már. Hogyan kell aszinkron flip-flopot létrehozni? Kombinációs hálózattal lehet, de akkor minek a makrocellába épített regiszter?
    Mutasd a teljes hozzászólást!
Címkék
abcd